您现在的位置:主页 > 新闻动态 >

高速PCB中电源完整性的设计

时期:2021-05-29 21:53 点击数:
本文摘要:一、章节 随着PCB设计复杂度的逐步提高,对于信号完整性的分析除了光线,串扰以及EMI之外,平稳可信的电源供应也沦为设计者们重点研究的方向之一。特别是在当电源器件数目大大减少,核心电压大大增大的时候,电源的波动往往不会给系统带给可怕的影响,于是人们明确提出了新的名词:电源完整性,全称PI(powerintegrity)。当今国际市场上,IC设计比较发达,但电源完整性设计还是一个脆弱的环节。

澳门新浦京app下载

一、章节  随着PCB设计复杂度的逐步提高,对于信号完整性的分析除了光线,串扰以及EMI之外,平稳可信的电源供应也沦为设计者们重点研究的方向之一。特别是在当电源器件数目大大减少,核心电压大大增大的时候,电源的波动往往不会给系统带给可怕的影响,于是人们明确提出了新的名词:电源完整性,全称PI(powerintegrity)。当今国际市场上,IC设计比较发达,但电源完整性设计还是一个脆弱的环节。因此本文明确提出了PCB板中电源完整性问题的产生,分析了影响电源完整性的因素并明确提出了解决问题PCB板中电源完整性问题的优化方法与经验设计,具备较强的理论分析与实际工程应用于价值。

  二、电源噪声的起因及分析  对于电源噪声的起因我们通过一个与非门电路图展开分析。图1中的电路图为一个三输出与非门的结构图,因为与非门归属于数字器件,它是通过1和0电平的转换来工作的。随着IC技术的大大提升,数字器件的转换速度也越来越快,这就引入了更加多的高频分量,同时电路中的电感在高频下就很更容易引发电源波动。

如在图1中,当与非门输出仅有为高电平时,电路中的三极管导通,电路瞬间短路,电源向电容电池,同时流入地线。此时由于电源线和地线上不存在宿主电感,我们由公式V=LdI/dt由此可知,这将在电源线和地线上产生电压波动,如图2中右图的电平下降沿所引进的I噪声。当与非门输出为低电平时,此时电容静电,将在地线上产生较小的I噪声;而电源此时只有电路的瞬间短路所引发的电流变异,由于不不存在向电容电池而使电流变异相对于下降沿来说要小。

澳门新浦京app下载

澳门新浦京app下载

从对与非门的电路展开分析我们告诉,导致电源不稳定的根源主要在于两个方面:一是器件高速电源状态下,瞬态的交变电流过大;       二是电流返路上不存在的电感。所谓地电源完整性问题是所指在高速PCB中,当大量的芯片同时打开或重开时,在电路中就不会产生较小的瞬态电流,同时由于电源线和地线上电感电阻的不存在,就不会在两者之上产生电压波动。了解到电源完整性问题的本质,我们告诉,要解决问题电源完整性问题,首先对于高速器件来说,我们通过加去耦电容来去除它的高频噪声分量,这样就增加信号的瞬变时间;对于电路中所不存在的电感来说,我们则要从电源的分层设计来考虑到。

  三、去耦电容的应用于    在高速PCB设计中,去耦电容起着最重要的起到,它的摆放方位也很最重要。这是因为在电源向阻抗短时间供电中,电容中的存储电荷可避免电压上升,如电容摆放方位不合理可使线电阻过大,影响供电。同时电容在器件的高速转换时可杂讯高频噪声。

我们在高速PCB设计中,一般在电源的输入末端和芯片的电源输出末端各特一个去耦电容,其中附近电源端的电容值一般较小(如10F),这是因为PCB中我们一般用的是直流电源,为了杂讯电源噪声电容的谐振频率可以比较较低;同时大电容可以保证电源输入的稳定性。对于芯片接电源的插槽均须特的去耦电容来说,其电容值一般较小(如0.1F),这是因为在高速芯片中,噪声频率一般都较为低,这就拒绝所加去耦电容的谐振频率要低,即去耦电容的容值要小。

  对于去耦电容的摆放,我们告诉,如果方位失当的话不会减小线路电阻,减少其谐振频率同时影响供电。对于去耦电容和芯片或电源中的电感,我们可以通过公式:欲出有,在公式中,l:电容与芯片间的线长;r:线半径;d:电源线与地之间的距离;  由此我们告诉,要增加电感L,则必需增加l和d,即增加去耦电容和芯片所构成的环路面积,也就是拒绝电容与芯片尽量附近芯片器件。


本文关键词:高速,PCB,中,电源,完整,性的,设计,澳门新浦京app下载,一,、,章节

本文来源:澳门新浦京app下载-www.0755hjj.com



Copyright © 2002-2021 www.0755hjj.com. 澳门新浦京app下载科技 版权所有 备案号:ICP备86387457号-6